LatticeXP2 Family-Low Cost FPGA - Um guia abrangente

OFamília LatticeXP2é uma série de FPGAs não voláteis, de terceira geração e de baixo custo. Baseado na arquitetura flexiFLASH exclusiva, ele combina malha FPGA baseada em Look - up Table (LUT) de 4 entradas com células Flash não voláteis. Essa arquitetura permite integração instantânea (em apenas 1 ms), integração de chip único e oferece recursos como alta relação lógica para E/S, memória incorporada e distribuída e E/S flexíveis e de alto desempenho. Os dispositivos LatticeXP2 suportam a tecnologia Live Update com TransFR, que permite atualizações de configuração lógica durante a operação do sistema. Eles também apresentam criptografia bitstream AES de 128 bits e tecnologias Dual Boot para maior segurança e confiabilidade. Com densidades variando de 5K a 40K LUTs, esses FPGAs podem atender a vários requisitos de projeto. A família vem com blocos sysDSP de alto desempenho, até 4 PLLs sysCLOCK e buffers de E/S versáteis que suportam vários padrões. A ferramenta de design Lattice ispLEVER, junto com módulos IP pré-projetados, ajuda os projetistas a implementar projetos complexos com eficiência. O kit de desenvolvimento Brevia fornece uma plataforma conveniente para avaliação e projeto, tornando a família LatticeXP2 adequada para uma ampla gama de aplicações.

Recursos da família LatticeXP2

A família LatticeXP2é uma série de FPGAs com vários recursos avançados, tornando-os adequados para diversas aplicações. Aqui estão seus principais recursos:

Arquitetura flexiFLASH
- Integração instantânea e de chip único: Alcança a ativação instantânea em 1 ms e permite a integração de chip único, o que é conveniente para o projeto do sistema e reduz a complexidade do circuito geral.
- Alta relação lógica-para-E/S: Oferece uma proporção alta, permitindo a utilização eficiente de recursos lógicos enquanto lida com um número relativamente grande de sinais de entrada/saída.
- Memória incorporada e distribuída: Fornece memória incorporada e distribuída. O sysMEM EBR embarcado pode atingir até 885 Kbits, e a RAM distribuída pode atingir até 83 Kbits, atendendo a diferentes requisitos de armazenamento de dados em projetos.
- E/S flexíveis e de alto desempenho: As versáteis E/S suportam padrões como DDR/DDR2 e 7:1 LVDS, e o buffer sysIO suporta vários níveis de tensão, como LVCMOS, SSTL, HSTL, PCI, LVDS, etc., garantindo compatibilidade com vários dispositivos externos.
Tecnologia de atualização ao vivo
- Tecnologia TransFR: permite atualizações de configuração lógica enquanto o equipamento ainda está em operação, permitindo atualizações contínuas do sistema sem a necessidade de tempo de inatividade do sistema.
- Inicialização dupla com flash SPI externo: Melhora a confiabilidade do sistema. Em caso de problema com uma imagem de inicialização, o sistema ainda poderá inicializar a partir da outra, garantindo operação contínua.
- Atualizações seguras com criptografia AES Bitstream de 128 bits: Garante a segurança dos dados do projeto durante as atualizações. Um algoritmo de criptografia AES de 128 bits e uma chave específica de design armazenada no Flash no chip protegem o fluxo de bits de ser adulterado.
Arquitetura FPGA otimizada
- Opções de densidade: Disponível com densidades que variam de 5K a 40K Tabelas de Consulta (LUTs) de 4 entradas, adequadas para projetos com diferentes requisitos de complexidade, do simples ao complexo.
- Recursos de memória: Além da memória mencionada, oferece uma grande quantidade de RAM em bloco e RAM distribuída, o que é benéfico para aplicativos com uso intensivo de dados.
- Embalagem de baixo custo: vem em opções de embalagem TQFP, PQFP e BGA de baixo custo, reduzindo o custo geral do design e mantendo o desempenho.
Bloco sysDSP de alto desempenho
- Vários blocos e multiplicadores: Equipado com três a oito blocos com funções de multiplicar e acumular e contém de 12 a 32 multiplicadores 18x18. Cada bloco também suporta diferentes configurações de multiplicadores, como um multiplicador 36x36, quatro multiplicadores 18x18 ou oito multiplicadores 9x9, proporcionando flexibilidade para tarefas de processamento de sinais digitais.
Interfaces síncronas de fonte pré-projetadas
- Interfaces de alta velocidade: As interfaces DDR/DDR2 podem atingir até 200 MHz/400 Mbps, a interface 7:1 LVDS pode atingir até 600 Mbps e a interface genérica pode atingir até 750 Mbps, permitindo transferência rápida de dados em aplicações como comunicação de dados em alta velocidade e processamento de vídeo.
Suporte em nível de sistema
- Interfaces de programação e teste: Possui interfaces SPI/JTAG para programação de dispositivos e está em conformidade com o padrão IEEE 1149.1 Boundary Scan para fácil teste e depuração.
- Oscilador integrado: Um oscilador integrado é fornecido para inicialização e uso geral, reduzindo a necessidade de componentes externos.
- Lógica de detecção de erros suaves (SED): A lógica SED incorporada ajuda a detectar erros leves, aumentando a confiabilidade do sistema na presença de interferência externa.
- Fonte de energia: Opera com uma tensão central de fonte de alimentação de 1,2 V, que é adequada para projetos de baixo consumo de energia

Arquitetura da família LatticeXP2

A arquitetura da família LatticeXP2 de FPGAs integra múltiplas tecnologias avançadas e possui inúmeras vantagens, fornecendo forte suporte para diversas aplicações.

Principais vantagens da arquitetura flexiFLASH: A arquitetura flexiFLASH exclusiva combina de forma inovadora a estrutura FPGA baseada em Look-up Tables (LUTs) de 4 entradas com células Flash não voláteis. Essa arquitetura permite ativação instantânea rápida de 1 ms e suporta integração de chip único, aumentando a compactação e a confiabilidade do sistema. Enquanto isso, possui uma alta relação lógica para E/S, que pode lidar com eficiência com um grande número de operações lógicas e tarefas de transferência de dados. A arquitetura também fornece memória distribuída e incorporada. O bloco RAM incorporado (EBR) do sysMEM pode atingir até 885 Kbits, e a RAM distribuída pode ter até 83 Kbits, atendendo a diferentes requisitos de armazenamento e processamento de dados.
Trabalho colaborativo de vários módulos funcionais
- Módulos sysDSP de alto desempenho: Esses módulos contêm de 3 a 8 blocos com funções de multiplicação e acumulação e 12 a 32 multiplicadores 18x18. Cada bloco também suporta múltiplas configurações de multiplicadores, como um multiplicador 36x36, quatro multiplicadores 18x18 ou oito multiplicadores 9x9. Eles têm um desempenho excelente no processamento de sinais digitais e podem ser amplamente aplicados em áreas como processamento de imagem e áudio.
- Módulos sysCLOCK PLL: Cada dispositivo é equipado com até 4 Phase Locked Loops (PLLs) analógicos, que podem realizar funções de multiplicação, divisão e mudança de fase do clock. Eles fornecem sinais de clock estáveis e precisos para o sistema, garantindo a operação síncrona e eficiente de cada módulo.
- Buffers sysIO flexíveis: Os buffers sysIO suportam vários níveis de tensão, como LVCMOS 3.3/2.5/1.8/1.5/1.2, LVTTL, SSTL, HSTL, PCI, LVDS, etc., permitindo boa compatibilidade com vários dispositivos externos e atendendo a diferentes requisitos de interface.
- Interfaces síncronas de origem pré-projetadas: Essas interfaces suportam interfaces DDR/DDR2 com frequência máxima de 200 MHz e taxa de transferência de dados de 400 Mbps. A interface LVDS 7:1 tem taxa máxima de 600Mbps, e a interface genérica pode chegar a 750Mbps, garantindo transmissão de dados em alta velocidade e sendo adequada para aplicações com altos requisitos de largura de banda, como transmissão de vídeo.
Suporte completo em nível de sistema: Possui interfaces SPI/JTAG para programação e depuração de dispositivos, em conformidade com o padrão IEEE Standard 1149.1 Boundary Scan, que é conveniente para testes de sistema. O oscilador on-chip é usado para inicialização e propósitos gerais, reduzindo a dependência de fontes externas de clock. Além disso, a lógica Soft Error Detect (SED) está incorporada para melhorar a estabilidade do sistema. A tensão operacional da fonte de alimentação é de 1,2 V, o que ajuda a obter um design de baixo consumo de energia.

Aplicativos da família LatticeXP2

OSérie LatticeXP2, com seus ricos recursos, possui uma ampla gama de aplicações em vários campos:
Campo de processamento de vídeo: Sua interface LVDS 7:1 de alta velocidade permite a transmissão rápida de dados de imagem, tornando-o adequado para aplicações de vídeo. Por exemplo, em sistemas de vigilância por vídeo de alta definição, ele pode transmitir com eficiência uma grande quantidade de dados de imagens coletados pelas câmeras, garantindo a suavidade e o desempenho dos vídeos em tempo real. Em dispositivos de exibição de vídeo, ele pode transmitir rapidamente sinais de vídeo processados para o painel de exibição, suportando a exibição de vídeos de alta resolução e alta taxa de quadros.
Campo de Controle Industrial: Esta série possui o recurso de inicialização instantânea (1ms), que é crucial para a resposta rápida da lógica de controle chave em sistemas de controle industrial. Por exemplo, no sistema de controle de uma linha de produção automatizada, ele pode iniciar rapidamente e monitorar e controlar o status do equipamento em tempo real, melhorando a eficiência da produção e a estabilidade do sistema. Além disso, ele suporta buffers sysIO flexíveis com padrões de vários níveis e interfaces síncronas de fonte pré-projetadas, tornando-o conveniente para conexão com vários sensores industriais, atuadores e outros dispositivos, atendendo aos complexos requisitos de comunicação de locais industriais.
Campo de comunicação: Suporta interfaces DDR/DDR2, com frequência máxima de até 200 MHz e taxa de transmissão de dados de 400 Mbps, e a taxa geral de interface pode chegar a 750 Mbps. Pode ser aplicado aos links de processamento e transmissão de dados em dispositivos de comunicação. Por exemplo, em switches de rede, roteadores e outros dispositivos, ele pode processar com eficiência um grande número de pacotes de dados, garantindo alta velocidade e estabilidade da comunicação em rede. Ao mesmo tempo, os recursos integrados no chip, como o módulo sysDSP e PLL, podem ser utilizados para processamento de sinais e gerenciamento de relógio, melhorando o desempenho dos dispositivos de comunicação.
Campo de sistema embarcado: O processador suave LatticeMico32™ permite que o LatticeXP2 seja usado como um microcontrolador, fornecendo mais opções para o desenvolvimento de sistemas embarcados. Combinando seus ricos recursos de lógica e processamento de sinais, bem como interfaces de E/S flexíveis, em dispositivos incorporados, como casas inteligentes e medidores de eletricidade inteligentes, ele pode implementar funções de controle complexas e tarefas de processamento de dados. Além disso, com a vantagem da integração de chip único, reduz o tamanho e o custo dos dispositivos.
Campo Internet das Coisas (IoT): O LatticeXP2 suporta a tecnologia Live Update, que pode atualizar a configuração lógica enquanto o dispositivo está em execução, facilitando a atualização remota e otimização de funções de dispositivos IoT. Enquanto isso, a tecnologia de criptografia AES de 128 bits garante a segurança da transmissão e armazenamento de dados, atendendo aos rígidos requisitos de segurança dos dispositivos IoT. Nos nós sensores IoT, seu baixo consumo de energia e recursos de tamanho pequeno podem ser utilizados para alcançar operação de longo prazo e coleta, processamento e transmissão eficientes de dados.

Kit de Desenvolvimento Brevia

Visão geral do kit

O Brevia Development Kit é uma plataforma fácil de usar e de baixo custo para avaliação e projeto com FPGAs LatticeXP2. Fornece aos desenvolvedores um conjunto completo de recursos, com o objetivo de acelerar o processo de desenvolvimento e reduzir custos de desenvolvimento.

Brevia Development Kit.png

Componentes Principais

Placa de avaliação: Equipada com o dispositivo LatticeXP2 LFXP2 - 5E - 6TN144C, a placa de avaliação é compacta e integra vários módulos funcionais. Possui um Flash SPI de 2Mb para armazenar dados como código de programa e uma memória SRAM de 1Mb para cache e processamento de dados. Possui interface RS - 232 para comunicação com dispositivos externos, interface JTAG para programação e depuração de dispositivos, além de headers de expansão 2x20 e 2x5, que facilitam a conexão de módulos externos para expansão de funções. Além disso, há botões na placa para operações de E/S de uso geral e redefinição, uma chave DIP de 4 bits para algumas definições de configuração e 8 LEDs de status para indicar o status de operação do sistema.
Ferramentas de design gratuitas: Inclui as ferramentas de desenvolvimento ispLEVER Starter da Lattice, que oferecem um ambiente de design abrangente para a arquitetura LatticeXP2. As ferramentas cobrem funções como entrada de projeto, síntese, mapeamento, localização e rota, planejamento de E/S, simulação e programação de dispositivos. Eles podem ser baixados do site oficial.
Projetos de referência: O Lattice fornece uma variedade de núcleos IP gratuitos e designs de referência, que são otimizados para a arquitetura LatticeXP2. Esses designs incluem aqueles para protocolos e padrões de conectividade populares, como I2C, SPI, UART e PCI. Os desenvolvedores podem baixar gratuitamente os designs de referência, códigos-fonte e documentação relevante do site oficial do Lattice, o que é útil para construir e verificar rapidamente as funções do sistema.
Demonstrações SoC prontas: A placa de avaliação Brevia é pré - programada com um sistema completo no chip (Brevia SoC). Esta demonstração de SoC integra vários designs de referência Lattice, incluindo o microcontrolador LatticeMico8™ (LM8), interconexão WISHBONE e controladores periféricos para SPI e SRAM. Os desenvolvedores podem controlar a placa de desenvolvimento por meio de um programa de terminal Windows ou Linux por meio de um link RS - 232/USB, usando switches e uma interface orientada por menu para compreender e testar rapidamente as funções do FPGA LatticeXP2.

Vantagens do Kit

O kit permite que os desenvolvedores avaliem rapidamente o desempenho e as funções do FPGA LatticeXP2 com um investimento de baixo custo. Com a ajuda de ferramentas de design gratuitas, designs de referência ricos e demonstrações de SoC prontas, os desenvolvedores não precisam criar funções básicas do zero. Em vez disso, eles podem se concentrar nas partes exclusivas de seus projetos, melhorando a eficiência do desenvolvimento e acelerando o tempo de lançamento dos produtos no mercado.